TSMC·인텔, 차세대 공정 양산 채비…삼성전자는 언제 3

[서울=뉴시스]이인준 기자 = 대만 TSMC와 미국 인텔이 차세대 파운드리(반도체 위탁생산) 공정 양산에 나설 채비를 하고 있다.

삼성전자도 파운드리 사업에서 수익성 확보가 절실한 만큼 올해 차세대 2나노미터(㎚·10억분의 1m) 공정의 수율 개선에 총력을 기울일 전망이다.

4일 대만 현지 언론 등에 따르면 TSMC는 지난달 31일 열린 가오슝 난쯔 과학단지에서 22팹 2공장(P2) 완공식에서 올해 하반기부터 2나노 공정 양산에 들어간다고 밝혔다

TSMC의 2나노 기술은 전자가 흐르는 통로인 ‘채널’을 얇고 넓은 모양의 나노시트 형태로 구현한 GAA(게이트올어라운드) 공정이 처음 채택된다.

기존 공정보다 제조 속도는 15% 높이고, 전력 소비는 30% 낮췄다. TSMC는 이미 2나노 공정에서 양산 수율(결함 없는 합격품의 비율)인 60% 이상을 확보한 것으로 알려졌다.

TSMC는 이 공장과 함께 신주과학단지 바오산 공장에서 2나노 공정 양산에 들어간다. 최근 미국 상호관세 부과 예고로 반도체 공급망 불확실성이 커지고 있지만, 대만을 첨단 공정의 본거지로 삼겠다는 의지를 드러낸 것으로 보인다.

◆인텔도 18A ‘위험생산’ 돌입…하반기 양산 준비 막바지
인텔도 최근 차세대 공정인 18A(옹스트롬·100억분의1m)가 올해 하반기 양산을 앞두고 있다.

인텔 파운드리 서비스의 케빈 오버클리 수석 부사장은 지난 2일(현지시간) 열린 ‘비전 2025 컨퍼런스’에서 “18A 공정 노드가 ‘위험 생산(risk production)’에 진입했다”고 밝혔다.

업계에 따르면 위험 생산은 반도체 팹(Fab)이 독자적으로 선행 시험을 위해 실시하는 생산이다. 사실상 양산 시작 전 마지막 단계다.

립부 탄 인텔 최고경영자(CEO)도 인텔 18A 공정 기술이 일정대로 진행되고 있으며, 외부 고객을 위한 첫 테이프아웃(설계가 완료돼 제조로 넘어가는 과정)이 임박했다고 밝혔다.

차세대 공정에는 인텔의 차세대 트랜지스터 구조 GAA인 ‘리본펫(RibbonFET)’ 기술에 반도체 후면 전력 전달 기술(BSPDN)인 ‘파워비아'(PowerVia)까지 신기술이 총동원된다. 대규모 설비 투자로 인해 파운드리 사업에서 수조원의 적자를 보고 있는 상황에서, 인텔에게 18A 공정의 성패는 회사의 명운이 걸린 문제기 때문이다.

◆’세계 최초 3나노’ 삼성 뒷걸음질 중…2나노는 다를까
파운드리 업계의 판도는 차세대 공정 시장 주도권을 누가 확보하느냐에 달렸다고 봐도 과언이 아니다.

단적으로 삼성전자는 앞서 지난 2022년 6월 업계 최초로 3나노 공정에 GAA를 도입해 양산에 성공했지만, 수율 문제로 2년이 지난 지금까지 고객 확보에 어려움을 겪고 있다.

시장조사업체 트렌드포스에 따르면 TSMC의 시장 지배력은 3나노 양산 이후 더욱 굳어지고 있다.

TSMC의 시장점유율은 지난 2022년 2분기 53.4%에서 지난해 4분기 67.1%로 13.7%포인트 증가했다. TSMC는 사실상 3나노 공정 관련 시장을 독점하고 있다. 반면 삼성전자는 같은 기간 16.4%에서 8.1%로 8.3%포인트 감소했다.

삼성전자로서는 3나노에서 TSMC와 격차를 좁히는 데 실패한 만큼, 차세대 공정에선 만회가 절실한 상황이다. 삼성전자 역시 올해 하반기에는 2나노 공정 양산에 나설 전망이다. 삼성전자 시스템LSI 사업부에서 추진하는 모바일 애플리케이션프로세스(AP)인 차세대 엑시노스에 2나노 기술이 도입될 것으로 알려졌다.

한진만 삼성전자 반도체(DS)부문 파운드리사업부장(사장)도 지난달 열린 정기주주총회 행사에서 “3나노 및 2나노 공정 등 선단 노드 수율을 빨리 높여 수익성을 최단기간 확보하는 게 올해 가장 큰 목표”라고 밝혔다.

한 사장은 “메모리와 파운드리를 결합한 삼성 만의 통합 솔루션 잠재력을 고객사와 시장에 완전하게 공급했느냐에 대해서는 아직 의문이 있다”며 “메모리 및 첨단 패키징과 적극 협력하면서 앞으로 경쟁력 있는 기술을 빨리 확보할 것”이라고 강조했다.
◎공감언론 뉴시스 ijoinon@newsis.com